[上海]芯原微电子（上海）股份有限公司

职位：数字后端设计工程师（上海）
发布时间：2026-07-20
工作地点：上海
信息来源：前程无忧(51JOB)
职位类型：全职
职位描述
职能类别:数字后端工程师
职位名称：数字后端设计工程师

职位描述：
根据个人情况和公司项目规划，承担如下一种或多种职责：
1. 完成编写时序约束，编写低功耗设计文件（UPF/CPF），逻辑综合/物理综合，形式验证，静态时序分析，功耗分析，低功耗设计规则检查（CLP）；
2. 完成布局规划，电源规划，布图布线，物理验证，电压降分析，电迁移分析；
3. 完成DFT逻辑设计和验证，完成编写DFT模式时序约束，帮助DFT模式时序收敛，帮助芯片bring-up，完成测试向量的调试，良率的提升；
4. 探索并引入AI/ML辅助EDA工具（如智能时序预测、自动布局优化、功耗智能调优等），提升后端设计流程的效率与结果质量；
5. 参与或主导基于机器学习的数据分析项目，辅助参数预测、异常检测或时序建模等；
6. 为客户/现场应用工程师/销售人员提供技术支持。

职位要求：
1. 电子工程硕士或更高学历；
2. 具备以下单项或多项经验：从RTL到GDS的设计实现，芯片级测试，ASIC编码和模拟，ASIC物理版图，集成电路制造和工艺；
3. 对人工智能/机器学习在芯片设计中的应用有兴趣或实践经验（如使用过ML工具包、了解时序/功耗预测模型、自动化脚本优化等）；
4. 具备基础的数据处理和编程能力 （如Python/Tcl/Perl）， 能够利用AI框架 （如TensorFlow/PyTorch）进行简单的模型训练或推理；
5. 能够熟练使用AI工具辅助研发工作者优先；
6. 富有事业心和团队合作精神，良好的中英文听说读写能力。

工作地点：上海/成都/南京

Title: Physical Design Engineer

Responsibilities:
You will be in a position responsible for one or more of below assignments:
1. Complete writing timing constraint, writing UPF/CPF, logic/physical synthesis, formal verification, STA, power analysis, CLP.
2. Complete floorplan, power plan, P&R, physical verification, IRDrop analysis, EM analysis.
3. Complete DFT logic design and verification, writing DFT mode timing constraint, support DFT mode timing closure, support chip bring-up, complete test pattern debugging and yield improvement.
4. Explore and introduce AI/ML assisted EDA tools (e.g., intelligent timing prediction, automated placement optimization, smart power tuning) to improve the efficiency and quality of the physical design flow.
5. Participate in or lead machine learning based data analytics projects to support parameter prediction, anomaly detection, and timing modeling, among others.
6. Provide technical support for customer/FAE/sales.

Requirements:
1. Master's or above degree in EE.
2. Have following single or multiple experiences: design implementation from RTL to GDS, chip level testing, ASIC coding and simulation, ASIC physical layout, IC manufacture and process.
3. Interest or hands-on experience in applying AI/ML to chip design (e.g., using ML toolkits, understanding timing/power prediction models, automated script optimization).
4. Basic data processing and programming skills (e.g., Python/Tcl/Perl), with the ability to use AI frameworks (e.g., TensorFlow/PyTorch) for simple model training or inference.
5. Familiarity with AI tools applied in R&D is preferred.
6. Self-motivated and a good team player. Good communication skills in both Chinese and English in either listening, speaking, reading or writing.

Location: Shanghai/Chengdu/Nanjing 公司简要介绍：
公司名称:芯原微电子（上海）股份有限公司
公司类型:上市公司
公司规模:1000-5000人
公司介绍:芯原微电子（上海）股份有限公司（芯原股份，688521.SH）是一家领先的芯片定制解决方案上市公司，且拥有全面、专有的半导体IP组合。

公司拥有自主可控的图形处理IP（GPU IP）、神经网络处理IP（NPU IP）、视频处理IP（VPU IP）、数字信号处理IP（DSP IP）、图像信号处理IP（ISP IP）和显示处理IP（Display Processing IP）这六类处理器IP，以及1,700多个数模混合IP、射频IP和接口IP。

基于自有的IP，公司已拥有丰富的面向人工智能（AI）应用的软硬件芯片定制平台解决方案，涵盖如智能手表、AI/AR眼镜等始终在线（Always-on）的轻量化空间计算设备，AI PC、AI手机、智慧汽车、机器人等高效率端侧计算设备，以及数据中心/服务器等高性能云侧计算设备。

为顺应大算力需求所推动的SoC（系统级芯片）向SiP（系统级封装）发展的趋势，芯原正在以“IP芯片化（IP as a Chiplet）”、“芯片平台化（Chiplet as a Platform）”和“平台生态化（Platform as an Ecosystem）”理念为行动指导方针，从接口IP、Chiplet芯片架构、先进封装技术、面向AIGC和智慧出行的解决方案等方面入手，持续推进公司Chiplet技术、项目的研发和产业化。

基于公司的芯片设计平台即服务（Silicon Platform as a Service, SiPaaS）经营模式，目前公司主营业务的应用领域广泛包括消费电子、汽车电子、计算机及周边、工业、数据处理、物联网等，主要客户包括芯片设计公司、IDM、系统厂商、大型互联网公司、云服务提供商等。

芯原成立于2001年，总部位于中国上海，在全球设有9个设计研发中心，以及11个销售和客户支持办事处，目前员工已超过2,000人。