[北京上海浙江陕西其它]北京谦合益邦云信息技术有限公司

职位：IC设计工程师
发布时间：2026-08-28
工作地点：北京 上海 其它
信息来源：四川大学
职位类型：全职
职位描述
IC设计工程师
发布企业：北京谦合益邦云信息技术有限公司 丨 发布时间：2026-08-27

职位信息

职位名称 类型 性质 最低学历要求 人数 薪资

IC设计工程师 硬件|芯片|射频|音视频 全职 硕士 不定 16000-24000

发布时间 2026-08-27 19:08:28

职位有效期 2026-12-30 23:59:59

专业 微电子学与固体电子学；电子与信息；软件工程

工作地址 北京市市辖区海淀区；上海市市辖区浦东新区；浙江省杭州市滨江区；陕西省西安市雁塔区；四川省成都市武侯区；广东省深圳市市辖区

职位要求 1.电子工程、微电子或相关专业，硕士及以上学历2. 熟练掌握Verilog/SystemVerilog 硬件描述语言，具备独立完成模块级、系统级 RTL 设计的能力，代码风格规范、可复用性强。3. 熟练使用主流 IC 设计工具，包括 VCS 仿真工具、DC 综合工具、Verdi 调试工具，熟悉时序分析、功耗优化基本方法。4. 深刻理解数字电路、时序逻辑、组合电路、同步 / 异步时钟设计、跨时钟域处理、复位设计等核心原理，具备扎实的数电基础。

政治面貌 无要求

实习实践经验 无要求

职位简介 投递方式：以 姓名+学校+专业+应聘职位+意向城市 为邮件名，将个人简历投递至：chenyanchi@

岗位职责 1. 芯片方案与架构设计：负责数字 / 模拟 / 数模混合芯片（可根据业务侧重：MCU、电源 IC、射频 IC、AI 算力芯片、接口芯片等）的前端架构规划、模块方案设计、需求拆解与技术可行性评估，输出完整的设计方案、技术文档和规格说明书。2. RTL 设计与仿真验证：使用 Verilog/SystemVerilog 语言完成芯片各功能模块的 RTL 代码编写、优化与迭代，搭建仿真测试平台，完成模块级、系统级功能仿真、时序仿真，定位并修复设计 BUG，保障代码功能完整性、稳定性和可综合性。3. 综合与时序收敛：配合后端工程师完成逻辑综合、约束编写、时序分析、功耗分析、面积优化，解决 Setup/Hold 时序违例、高功耗、资源冗余等问题，完成芯片时序收敛，满足流片标准。4. IP 设计与集成：负责自研 IP 模块的设计、封装与调试，同时完成第三方商用 IP 的选型、适配、集成与验证工作，保障 IP 模块与整体芯片系统兼容适配。5. 版本管理与文档输出：规范使用 Git、SVN 等工具进行代码版本管理，全程输出标准化研发文档，包括设计文档、仿真报告、时序报告、测试手册等，完善研发流程沉淀。

单位信息

单位名称 北京谦合益邦云信息技术有限公司

单位性质 其他 单位行业 信息传输、软件和信息技术服务业

标签

隶属单位 下属单位 单位官微

单位图片 视频介绍

单位介绍 单位简介

谦合益邦致力于研发原创存算一体通用计算体系，在高性能计算领域提供极高性价比的芯片产品和解决方案。公司团队率先完成 3D DRAM 存算一体技术的工程化实现，最早将该技术引入高算力计算加速领域。基于先发优势，公司掌握了决定大规模计算性能的最关键因素——存储带宽的核心技术能力。谦合益邦云端算力芯片在 3D DRAM 堆叠领域实现独创性突破，能够以最优性能与最佳性价比满足高算力计算场景需求。

企业文化

晋升通道

福利待遇

培训体系

考核方式

其他说明