职责描述：
1.电路设计与实现：
a)负责从电路架构定义到具体实现的完整设计流程，包括晶体管级原理图设计；
b)设计和优化存储器关键电路模块。
2.仿真与验证：
a)使用行业标准EDA工具（包括国产EDA仿真工具）进行深入的晶体管级仿真；
b)执行全PVT仿真，蒙特卡洛仿真，high sigma仿真，以确保电路的设计裕量；
c)进行时序仿真、功耗分析、噪声容限、EMIR、Aging分析和稳定性分析；
d)参与芯片级的前仿和后仿验证，确保Memory IP在系统环境中正常工作。
3.版图设计与指导：
a)与版图工程师紧密合作，制定版图布局规划，确保版图符合电路设计意图；
b)指导并审查版图设计，针对重点信号提出匹配性、寄生参数、信号完整性、电源完整性的设计要求；
c)根据后仿真结果，指导版图迭代优化。
4.硅验证与调试：
a)制定测试计划，参与测试芯片的测试和特性分析；
b)分析实验室测试数据，与仿真结果进行对比，定位并诊断硅片故障，为设计改进提供依据；
5.技术文档：
a)撰写详细的设计文档、验证报告和用户指南，确保设计过程的可追溯性和知识的有效传承。

任职要求：
1.学历： 微电子、电子工程、集成电路等相关专业，硕士应届生。
2.专业知识：
a)深入理解CMOS器件物理和制造工艺，熟悉深亚微米效应；
b)精通模拟/数模混合电路设计基础；
c)深刻理解存储器电路包括SRAM，NVM的工作原理、稳定性和可靠性机制。
3.工具技能：
a)熟练使用主流EDA工具进行电路设计和仿真；
b)熟悉版图设计工具和寄生参数提取工具；
c)掌握一种脚本语言（如Perl, Python, Tcl, Shell）用于自动化仿真和数据处理。
4.优先考虑条件
a)具有在先进工艺节点下成功流片Memory IP的经验；
b)拥有多种类型存储器（如高密度SRAM, 高速Register File, Low Power SRAM, ROM，EFUSE，DRAM，Flash）的设计经验；
c)了解DFT（Design for Test）技术，如BIST（内建自测试）和冗余修复（Redundancy Repair）；
d)具备芯片级电源完整性（IR Drop）和信号完整性（Crosstalk）分析经验；
e)有硅验证调试和故障分析的实际经验。