岗位职责： 1、对于数字模块级别或顶层的版图实现，并对时序和面积分析以进行优化，与前端配合为PR发布SDC/UPF; 2、负责版图的相关检查，如DRC，timing时序收敛，EMIR，PERC等； 3、负责后端设计流程优化； 任职要求： 1、微电子相关专业; 2、精通数字后端主流工具; 3、熟悉tcl , shell，python脚本等，具有流程自动化能力; 4、熟悉ECO流程，熟悉EMIR，PERC分析； 5、熟悉关于OCV，LVF，MC 优化和多电源设计的相关知识 6、具备FinFET制程或设计经验优先;