微纳核芯

一、软件自动化测试工程师（2）

岗位职责：

1. 参与AI加速芯片的软件系统级验证，覆盖从Host到Device的完整数据链路；

2. 基于Linux平台编写验证脚本与测试程序（Python/Shell/C），通过PCIe、USB等通道与芯片进行交互测试；

3. 参与Android端运行场景的模拟验证，完成大模型推理任务的数据发送、执行控制与结果比对；

4. 参与系统级测试环境的搭建与维护，包括驱动、RTOS、固件与运行时的协同验证；

5. 执行功能、性能、稳定性、功耗、压力等多维度系统测试用例；

6. 参与测试问题的定位与闭环，协助驱动、RTOS、Runtime团队进行系统调优；

7. 负责验证文档、测试报告及系统验证策略文档的编写与维护。

任职要求：

1. 硕士及以上学历，计算机科学、电子工程、自动化、通信工程或相关专业，2027届毕业生；

2. 熟悉Linux操作系统基本操作与常用命令，了解Linux系统编程（进程通信、内存映射等）基础知识；

3. 了解PCIe、USB等设备通信基本概念，有用户态驱动交互编程经验（课程项目/实习）者优先；

4. 熟练掌握Python或Shell脚本编程，了解自动化测试框架（如pytest、unittest）者优先；

5. 了解嵌入式系统启动链路（Bootloader/RTOS/Firmware）基本流程；

6. 了解Transformer/LLM基本推理流程，对模型推理验证有基本认知；

7. 具备良好的问题分析能力、文档撰写习惯与跨团队沟通协作能力；

有SoC/NPU/GPU平台Bring-up或系统验证相关项目/实习经验者优先。


二、大模型推理优化工程师（4）

岗位职责：

1. 参与自研 AI 推理芯片软件系统开发，负责推理 Runtime、多芯片多卡协同、模型部署等模块设计与实现；

2. 负责模型执行框架的开发维护，开展内存管理、KVu001eCache 等核心模块的性能优化工作；

3. 参与多芯片通信调度、分布式推理能力的开发、验证，同时负责推理链路稳定性、异常容错、故障注入、可靠性方案设计落地；

4. 完成主流大模型（Llama、Qwen、DeepSeek、MiniCPM 等）在自研芯片上的适配、部署、性能调优，同步定位并解决推理过程中功能异常、稳定性、偶发报错等可靠性问题；

5. 参与面向云端、PC、边缘设备的大模型推理平台建设迭代，搭建推理侧稳定性测试、压测与风险验证体系，持续提升推理服务鲁棒性；

6. 跟踪业界大模型推理、高可用、故障恢复相关技术，输出技术方案与测试规范，推动推理系统性能与可靠性同步提升。

任职要求：

1. 硕士及以上学历，计算机科学、软件工程、电子工程等相关专业，2027 届应届毕业生；

2. 熟练使用 C/C ，熟悉 Linux 开发环境，具备扎实的数据结构、算法基础；

3. 深入理解计算机体系结构、操作系统原理，对 CPU/GPU/NPU 硬件架构有基础认知；

4. 了解 PyTorch 等主流 AI 框架，熟悉 Transformer 架构与大模型完整推理流程；

5. 了解 vLLM、SGLang、TensorRTu001eLLM、CUDA、Triton、TVM、MLIR 任意一项或有相关项目实践优先；

6. 对系统性能优化、系统可靠性、容错、压力测试有浓厚兴趣，愿意攻克单芯片到多卡集群场景下推理性能与稳定性挑战；

7. 具备良好问题排查能力，能够定位复杂系统偶现问题；优秀的学习能力、团队协作能力，可快速上手新技术。

三、嵌入式固件开发工程师（2）

岗位职责：

1. 负责芯片端RTOS系统及Boot Firmware（上电启动、初始化链路）的设计与开发；

2. 完成内存控制器初始化、外设时钟与电源管理、任务调度及异常处理等基础功能开发；

3. 开发芯片内部IP（如Timer、GPIO、DMA、Watchdog等）的驱动模块；

4. 设计并维护RTOS层的任务管理、中断框架、消息队列及低功耗机制；

5. 参与系统Bring-up与启动链路验证，与上层驱动/Host通信模块进行协作联调。

任职要求：

1. 本科及以上学历，电子工程、计算机科学、自动化或相关专业；

2. 熟悉FreeRTOS内核架构，理解任务调度、内存管理与中断管理机制；

3. 具备Bootloader/Firmware开发经验，熟悉芯片上电启动流程及硬件初始化过程；

4. 熟悉RISC-V或ARM体系架构，具备启动汇编代码阅读与编写能力；

5. 能够独立完成硬件初始化及系统级调试工作，具备较强的问题定位与解决能力；

6. 有AI加速芯片、NPU、DSP等SoC平台开发经验者优先。

四、Android / Linux 驱动工程师（2）

岗位职责：

1. 参与Android/Linux平台下PCIe、USB等高速接口驱动的设计、开发与调试工作；

2. 负责Linux测试驱动的编写与验证，为芯片Bring-up及功能测试提供支撑；

3. 参与驱动在Android平台的HAL/Framework层适配与优化，配合芯片侧与嵌入式团队完成数据链路与控制链路的联调；

4. 负责驱动设计文档、调试记录及测试用例的编写与维护。

任职要求：

1. 硕士及以上学历，计算机科学、电子工程、通信工程或相关专业，2027届毕业生；

2. 熟练掌握C语言编程，具备良好的数据结构与编程功底；

3. 了解Linux内核驱动开发基础知识，熟悉字符设备、内核模块等基本概念，有PCIe/USB框架相关知识者优先；

4. 了解Linux内核调试常用方法（如dmesg、procfs、sysfs等）；

5. 有Android驱动或HAL层开发经历（课程项目/实习/课题研究）者优先；

6. 有SoC、NPU、AI加速卡等设备驱动相关项目经验者优先；

7. 具备良好的学习能力、团队协作精神与文档撰写习惯，能够快速适应工程开发节奏。

五、AI算法开发工程师（4）

岗位职责

1. 参与深度学习算子（如Conv、GEMM、Attention等）在自研NPU上的编译器端设计与优化工作，协助完成算子融合、自动代码生成及性能调优任务。

2. 参与高性能算子库的开发与维护，针对计算密集型算子进行硬件特性适配（如向量化、内存访问优化等），提升算子执行效率。

3. 结合主流AI模型结构（如Transformer、扩散模型等），参与定制化编译优化策略的设计与验证，协助提升端到端推理效率。

4. 参与NPU等硬件平台的算子适配工作，在资深工程师指导下解决指令集适配、内存带宽、并行化等性能瓶颈问题。

5. 与算法团队协同，参与编译器技术在模型部署中的创新应用探索。

任职要求

1. 教育背景

· 专业： 计算机科学、软件工程、电子信息、人工智能、自动化等相关专业，硕士或博士毕业生。

· 核心知识： 扎实掌握编译原理、计算机体系结构、数据结构与算法、线性代数等核心课程知识。

2. 专业技能

· 编程语言： 精通 C/C 编程，熟悉现代C 特性；熟练使用 Python 进行脚本开发与模型部署实验。

· AI编译基础： 了解 TVM、XLA、TensorRT 等至少一种AI编译框架的基本架构与工作流程；理解算子融合、内存布局优化、循环优化等基本编译优化技术。

· 硬件理解： 对CPU/NPU/GPU等处理器基本架构有基本认知，理解SIMD/SIMT、缓存层次（Cache Hierarchy）、内存带宽等对算子性能的影响。

· AI模型基础： 了解主流AI模型（如CNN、Transformer、扩散模型等）的基本计算特性与算子构成，有PyTorch/TensorFlow使用经验者优先。

3. 项目/科研经历（满足任一即可）

· 有AI编译器或算子开发相关课题或项目经历，完成过算子实现、算子调优或编译优化Pass开发等工作。

· 有高性能计算（HPC） 或异构编程（CUDA/OpenCL/OpenMP） 相关项目经验，对循环优化、内存优化、并行化等技术有实践体会。

· 参与过AI模型从训练到推理部署的全流程项目，对模型推理性能优化有一定理解。

· 有开源编译框架（TVM、MLIR、LLVM等） 使用经验或社区贡献经历。

· 有NPU/GPU/DSP等异构计算平台的算子开发或适配经验者优先。

· 有CUDA Kernel开发或Triton语言使用经验者优先。

· 熟悉Transformer类模型结构或有相关图编译/图优化处理经验者优先。

4. 综合素质

· 英语能力： 能熟练阅读英文技术文档及学术论文，能够跟进AI编译/系统领域前沿研究成果。

· 性能思维： 具备良好的性能分析与瓶颈定位能力，对程序优化有浓厚兴趣，有钻研精神。

· 沟通与协作： 具备良好的团队协作和沟通能力，能够与算法、芯片等团队高效协同。

加分项

· 有CUDA Kernel开发或OpenCL异构编程实际经验。

· 了解NPU/DSP等专用加速器架构或RISC-V向量扩展指令集。

· 有TVM/MLIR/LLVM开源社区代码贡献或实际项目优化案例。

· 熟悉TensorRT、OpenVINO、ONNX Runtime等推理后端的使用与优化。

· 有MLSys、PPoPP、ASPLOS等系统/编译器方向顶会论文发表或参与经历。

六、编译器开发工程师（4）

岗位职责

1. 参与编译器核心优化算法的调研、实现与验证，包括但不限于多面体模型（Polyhedral Model）、整数线性规划（ILP）、图论优化算法等在编译优化中的应用。

2. 参与编译器中间表示（IR）优化、指令调度、代码生成等核心模块的开发与调试工作。

3. 参与AI推理/训练模型在自研芯片（NPU/RISC-V）上的编译适配与性能调优，协助提升模型推理效率。

4. 参与性能瓶颈分析与优化，结合硬件特性（如Vector/SIMD扩展）完成编译层加速方案的验证。

5. 协助编译工具链的维护与升级，解决跨平台兼容性问题。

任职要求

1. 教育背景

· 专业： 计算机科学、软件工程、应用数学、电子信息、自动化等相关专业，2027届硕士或博士毕业生。

· 核心知识： 扎实掌握编译原理、计算机体系结构、数据结构与算法、线性代数等核心课程知识。

2. 专业技能

· 编程语言： 精通 C/C 编程，熟悉现代C 特性（C 11/14/17/20）；熟练使用 Python 进行脚本开发与自动化测试。

· 编译基础： 深入理解编译器的基本架构（前端/中端/后端），熟悉至少一种编译器的基本工作流程（LLVM或GCC均可）；理解中间表示（IR）的基本概念与优化思路。

· 算法与数学基础： 具备良好的算法设计能力与数学建模基础；对多面体模型（Polyhedral Model）、整数线性规划（ILP）、图论算法、最小费用流等优化算法有基本了解（有课程或课题实践者优先）。

3. 项目/科研经历（满足任一即可）

· 有编译器/工具链相关课题或项目经历，完成过编译器优化Pass开发、IR优化或代码生成/指令调度等模块开发工作。

· 有AI编译器（如TVM/MLIR） 使用或二次开发经验（如算子自动调优、图优化Pass编写等）。

· 有异构计算/硬件加速相关研究经验，熟悉CUDA/OpenCL或SIMD向量化编程。

· 有开源编译器项目（LLVM、GCC等） 贡献经历或对开源社区有持续关注。

· 使用TVM/MLIR/Triton等开源AI编译器完成过课程设计、科研实验或开源项目开发者优先。

· 熟悉Transformer类模型结构或有相关图编译/图优化处理经验者优先。

4. 综合素质

· 英语能力： 能熟练阅读英文技术文档及学术论文，能够跟进编译器/体系结构领域前沿研究成果。

· 逻辑与自驱： 具备优秀的逻辑分析能力和算法思维，对程序性能优化有浓厚兴趣，具备较强的自驱力和钻研精神。

· 沟通与协作： 具备良好的团队协作和沟通能力，能够与芯片设计、算法等团队高效合作。

加分项

· 熟悉并行计算模型（如OpenMP、MPI）或异构编程模型（CUDA、ROCm、OpenCL）。

· 有RISC-V、ARM、x86等指令集架构的基本了解，或相关汇编级优化经验。

· 熟悉深度学习框架（PyTorch/TensorFlow） 的基本使用与模型部署流程。

· 有高性能计算（HPC） 或数值计算库（如BLAS、cuBLAS） 优化经验。

· 博士期间有编译器/程序优化/体系结构方向高水平论文（CGO、PLDI、ASPLOS、MICRO、ISCA等） 发表。

七、存算一体（CIM）工程师（2）

岗位职责

1. 负责存算一体IP的存储器单元设计工作。

2. 负责存算一体阵列的电路设计工作。

3. 参与存算一体IP的版图工作。

4. 协同数字团队与后端团队，负责存算一体IP的仿真文件、后端文件提供工作。

5. 负责存算一体IP DFT设计工作。

6. 编写设计文档，跟踪技术演进方向。

任职要求

1. 学历要求： 微电子、电子工程、计算机、集成电路等相关专业985博士以上学历；关注在ISSCC，VLSI，JSCC，TCAS-I，SSCL，TVSL等有文章发表的。

2. 技能基础：

· 一定的模拟电路基础，能够使用virtuoso等模拟电路设计EDA软件。

· 一定的数字电路基础，能够使用Verilog硬件描述语言。

· 具备数模混仿基础，能够在virtuoso上搭建数模混仿testbench。

3. 能力要求：

· 具备独立学习能力，能够跟踪并了解先进的存算一体技术。

· 具备AI算法基础知识，了解大模型的基本原理及计算方式。

· 了解AI芯片的基本原理，对前沿AI芯片有一定的认知，清楚AI算法到AI芯片的映射方式。

· 逻辑思维严谨，具备独立完成模块设计的能力。

八、SRAM设计工程师（2）

岗位职责

1. 参与22nm及以下先进工艺节点下SRAM/Register File（寄存器堆） 存储器的电路设计与架构规划，协助完成bit cell（存储单元）、sense amplifier（灵敏放大器）、row/column decoder（行列译码器）等关键模块的电路实现。

2. 参与存储器PPA（性能、功耗、面积） 的优化评估，完成电路仿真验证、版图设计指导及物理验证（DRC/LVS）等基础工作。

3. 配合DFT（可测性设计）团队，参与存储器MBIST（内建自测试） 方案的调试与全芯片集成验证，支持芯片成功流片。

任职要求

1. 教育背景

· 专业： 微电子、集成电路设计、电子科学与技术等相关专业，2027届硕士或博士毕业生。

· 课程基础： 扎实掌握模拟/数字集成电路设计、半导体物理、器件物理等核心课程知识。

2. 专业技能

· 设计能力： 熟悉SRAM基本存储单元（如6T/8T）的工作原理及外围电路（灵敏放大器、译码器、写入驱动等）的基础架构。

· EDA工具： 熟练使用HSPICE、Spectre、Custom Compiler/Composer等电路设计与仿真工具；了解Layout（版图）设计及物理验证（DRC/LVS）流程。

· 工艺认知： 了解FinFET等先进工艺制程的基本特性及常见的工艺物理效应（如LOD、WPE等），有实际流片经验者加分。

3. 项目经历（满足任一即可）

· 科研项目： 有SRAM、DRAM、Flash或其他定制存储器的设计课题经历，完成过完整的电路设计-仿真-版图流程。

· 竞赛经历： 参与过“集成电路创新创业大赛”（如“集创赛”）、“华为杯”研究生电子设计竞赛等，并获得省级以上奖项。

· 流片经历： 参与过芯片设计全流程（从设计到流片测试），有实际测试数据分析经验者优先。

4. 综合素质

· 英语能力： 能熟练阅读英文技术文档及学术论文。

· 逻辑与沟通： 具备较强的逻辑分析能力，有良好的团队协作精神和沟通能力，具备主动学习的自驱力。

加分项

· 有低功耗设计技术（如电源门控、电压域划分）相关研究经验。

· 熟悉存储器可靠性评估（如老化效应（NBTI）、软错误（Soft Error）、读写辅助技术等）。

· 有大型SoC（系统级芯片）存储器集成或Memory Compiler（存储器编译器） 使用/设计经验。

· 博士期间有高水平论文（ISSCC/VLSI/JSSC等） 发表。

九、AI芯片架构工程师（2）

岗位职责

00001. 参与AI推理芯片的系统级架构方案制定，协助完成软硬件划分、规格定义及数据流分析。

00002. 参与AI计算核（NPU Core）的微架构设计，协助完成张量/向量计算单元的方案验证与优化。

00003. 参与片上网络（NoC）拓扑选型、路由器设计及总线架构（AMBA）方案制定。

00004. 参与多级存储层次架构（片上SRAM/片外HBM）的方案设计与缓存管理优化。

00005. 参与多Die互连（Chiplet）架构方案讨论与先进封装技术评估。

00006. 参与性能模拟器与功耗评估模型开发，协助完成设计空间探索（DSE）与瓶颈分析。

00007. 撰写架构设计文档，跟踪前沿技术，参与跨团队协作。

任职要求

1. 教育背景

· 微电子、集成电路、计算机体系结构等相关专业，博士毕业生。

· 扎实掌握计算机体系结构、数字集成电路设计、数据结构与算法等核心课程知识。

2. 专业技能

· 精通C/C ，熟练使用Python；熟练掌握Verilog/SystemVerilog，具备RTL编码能力。

· 深入理解处理器基本架构（流水线、存储层次等）；了解AMBA总线协议或NoC基本概念。

3. 项目/科研经历（满足任一即可）

· 有AI加速器/NPU/GPU/DSP相关架构设计或微架构设计课题经历。

· 有高性能/异构计算相关研究经验，或芯片设计全流程（架构到流片）参与经验。

· 有体系结构模拟器（gem5/SystemC）开发或定制经验。

· 对Transformer类模型推理计算特征有深入分析经验。

4. 综合素质

· 能熟练阅读英文技术文档与学术论文。

· 具备系统级抽象思维、逻辑分析能力及良好的跨团队沟通协作能力。

加分项

· 有体系结构/AI芯片方向顶会论文（ISCA/HPCA/MICRO/ASPLOS/ISSCC/VLSI等）发表。

· 深入理解大模型推理加速技术（算子融合、稀疏化、低精度量化、KV Cache优化等）。

· 熟悉PyTorch/TensorFlow底层逻辑，或了解TVM/MLIR/XLA等AI编译框架。

· 了解先进制程（5nm/3nm/2nm）物理实现约束，或有开源芯片项目贡献经历。

十、SOC设计工程师（6）

岗位职责

1. 参与SoC芯片顶层架构方案讨论与子系统划分，协助完成模块级RTL编码、基础仿真验证及综合（Synthesis）流程的相关工作。 

2. 协助总线互联（如AMBA）、时钟复位方案（Clock/Reset）、低功耗设计等关键模块的方案实现与文档撰写。 

3. 配合验证团队完成子系统级/系统级验证与调试工作，协助进行FPGA原型验证。 

4. 参与芯片流片（Tape-out） 流程及后续回片测试、问题定位等工作，在资深工程师指导下完成基础debug任务。 

任职要求

1. 教育背景 

· 专业： 微电子、集成电路设计、电子科学与技术、计算机体系结构等相关专业，2027届硕士或博士毕业生。 

· 核心知识： 扎实掌握数字集成电路设计、计算机体系结构、信号与系统等核心课程知识。 

2. 专业技能 

· RTL设计能力： 熟练使用Verilog/SystemVerilog进行模块级设计与仿真，有独立的IP或模块开发经历。 

· EDA工具： 熟悉VCS、Verdi、Design Compiler、SpyGlass等常用设计/验证/代码检查工具的基本使用流程。 

· 总线与架构： 理解AMBA AXI/AHB/APB等片上总线协议的基本原理及互联结构，了解SoC基本组成（CPU/GPU/DSP、存储子系统、外设接口等）。 

3. 项目/科研经历（满足任一即可） 

· 有SoC芯片设计或子模块设计相关课题经历，完成过从RTL设计到综合/仿真的全流程。 

· 参与过多时钟域/跨时钟域（CDC）设计或低功耗设计（Clock Gating、Power Gating） 相关课题研究。 

· 有FPGA原型验证或芯片流片经历（含MPW（多项目晶圆）流片）者优先。 

· 熟悉或了解SystemVerilog Assertion（SVA） 或UVM验证方法学者加分（体现对验证环节的理解，便于协同）。 

4. 综合素质 

· 英语能力： 能熟练阅读英文技术文档及芯片设计领域学术论文/手册。 

· 系统思维与沟通： 具备SoC全局视角与系统级思维，有良好的跨模块沟通能力和团队协作精神，具备独立解决模块级技术问题的基础能力。 

加分项

· 有先进工艺节点（如12nm/7nm/5nm） 设计经验或相关课题研究。 

· 熟悉低功耗设计方法学（CPF/UPF） 及功耗估算/分析流程。 

· 有高性能计算、AI加速器或多媒体处理SoC设计背景。 

· 博士期间有SoC/体系结构方向高水平论文（ISSCC/VLSI/JSSC等） 发表。 

十一、NPU设计工程师（2）

岗位职责

1. 参与NPU（神经网络处理器）微架构方案讨论与制定，协助将算法规格书转换为硬件实现方案，编写模块级设计文档。 

2. 负责MAC（乘加运算阵列）、计算数据流控制等核心算力单元的RTL编码与基础验证，协助完成关键路径时序收敛。 

3. 参与片上存储（SRAM/Buffer）与DMA（直接内存访问）数据流方案的设计与优化，协助数据复用策略的实现与功耗评估。 

4. 配合验证工程师完成模块级/子系统级验证，配合后端工程师完成物理实现，按要求执行Lint/CDC（跨时钟域）检查，确保设计质量。 

任职要求

1. 教育背景 

· 专业： 微电子、集成电路设计、计算机科学与技术、电子工程等相关专业，2027届硕士或博士毕业生。 

· 核心知识： 扎实掌握数字集成电路设计、计算机体系结构、数字信号处理等核心课程知识。 

2. 专业技能 

· RTL设计能力： 熟练掌握Verilog/SystemVerilog硬件描述语言，有独立的模块级RTL编码和仿真验证经验。 

· 总线与架构： 熟悉AMBA AXI/AHB等片上总线协议；理解CPU/GPU/DSP等处理器基本架构，了解SIMD（单指令多数据流）、脉动阵列等加速器常用架构。 

· 算法建模： 熟练使用Python进行算法/数据结构建模与验证，有C 经验者加分。 

3. 项目/科研经历（满足任一即可） 

· 有AI加速器/NPU/GPU/DSP相关设计课题经历，完成过从算法到RTL的硬件实现流程（如卷积/矩阵乘的硬件加速设计）。 

· 有高性能计算、并行计算架构相关研究经验，熟悉数据流优化、访存带宽优化等基本策略。 

· 参与过芯片设计全流程项目（从架构到流片），有实际流片经历者优先。 

· 有FPGA原型验证或Emulation（硬件仿真加速） 使用经验。 

4. 综合素质 

· 英语能力： 能熟练阅读英文技术文档及AI/体系结构领域学术论文。 

· 逻辑与学习： 逻辑思维严谨，对AI芯片前沿技术有浓厚兴趣，具备快速学习新架构和新工具的能力，有良好的团队协作精神。 

加分项

· 有AI/ML（机器学习）框架（如TensorFlow/PyTorch） 使用经验，了解算子映射到硬件的基本原理。

· 有先进工艺节点（如12nm/7nm/5nm） 下的低功耗设计技术（如Clock Gating、Power Gating、DVFS（动态电压频率调整））研究经验。
博士期间有AI芯片/体系结构方向高水平论文（ISCA/HPCA/MICRO/ISSCC等） 发表。

· 熟练使用Tcl/Python编写设计流程自动化脚本。 

十二、DRAM接口设计工程师（2）

岗位职责

00001. 参与DRAM接口数字前端设计与实现，协助完成RTL编码、功能验证及综合优化；或参与接口相关模拟电路模块设计，协助完成原理图设计、仿真验证与版图规划指导。

00002. 参与DDR/LPDDR等协议分析、时序优化及低功耗方案设计（数字方向）；或参与PLL/DLL、均衡电路（CTLE/DFE）等关键模拟IP的设计与性能评估（模拟方向）。

00003. 参与信号完整性（SI）或电源完整性（PI）的协同仿真分析，理解三维集成环境下高速信号链路的关键挑战。

00004. 协同验证与测试团队，参与系统级仿真、回片测试及量产问题定位与性能优化。

00005. 撰写设计文档，跟踪存储接口领域前沿技术。

任职要求

1. 教育背景

· 微电子、集成电路设计、电子工程等相关专业，2027届硕士或博士毕业生。

· 扎实掌握数字集成电路设计或模拟集成电路设计、半导体器件物理等核心课程知识。

2. 专业技能

· 电路设计基础： 具备扎实的电路设计基础，理解芯片设计全流程基本概念。

· 编程/设计工具（满足其一）：数字方向基础： 熟练使用Verilog/SystemVerilog，熟悉VCS/Design Compiler/SpyGlass等EDA工具，理解时序分析与低功耗设计基本方法。模拟方向基础： 熟练使用Cadence Virtuoso、Spectre/HSPICE等电路设计与仿真工具，了解版图设计及物理验证（DRC/LVS）基本流程。

· 接口协议基础： 了解DDR/LPDDR/GDDR等高速接口协议或JEDEC标准基本概念者优先。

3. 项目/科研经历（满足任一即可）

· 有DRAM接口、SerDes、高速并行接口或相关存储控制器设计课题经历。

· 有PLL/DLL、CTLE/DFE均衡电路、高速驱动器/接收器等模拟IP设计课题经历。

· 参与过信号完整性（SI）或电源完整性（PI）分析相关课题或项目。

· 参与过芯片设计全流程项目（从设计到流片），有实际流片经验者优先。

4. 综合素质

· 能熟练阅读英文技术文档与协议规范。

· 具备良好的逻辑分析与问题排查能力，对信号完整性、时序收敛等高速接口核心问题有钻研兴趣。

· 具备良好的团队协作精神和跨部门沟通协调能力。

加分项

· 熟悉JEDEC DDR协议（DDR4/DDR5/LPDDR5）或DFI接口协议。

· 了解三维集成技术（TSV、微凸块）基本概念及对电路设计的影响。

· 数字方向：熟悉SystemVerilog断言（SVA）或UVM验证方法学；有低功耗设计（CPF/UPF）经验。

· 模拟方向：熟悉电磁仿真工具或SystemVue等系统级仿真工具；有先进工艺节点（如12nm/7nm）下模拟设计经验。

十三、模拟IC设计工程师（3）

岗位职责

00001. 参与模拟IP的架构方案讨论与电路实现，协助完成从晶体管级设计到仿真验证的全流程工作。

00002. 在资深工程师指导下，完成模块级电路仿真（前仿/后仿）、版图设计指导与物理验证，参与性能指标（精度/功耗/噪声/转换效率/驱动能力等）的评估与优化。

00003. 参与芯片测试方案制定、实验室调试与问题定位，支持产品量产相关基础工作。

00004. 撰写模块级设计文档，跟踪行业前沿技术动态。

任职要求

1. 教育背景

· 专业：微电子、集成电路设计、电子科学与技术等相关专业，2027届硕士或博士毕业生。

· 核心知识：扎实掌握模拟集成电路设计、半导体器件物理、信号与系统等核心课程知识，对半导体工艺制程有基本认知。

2. 专业技能

· 设计工具：熟练使用Cadence Virtuoso（含Schematic/Layout）、HSPICE/Spectre等电路设计与仿真工具；了解版图设计及物理验证（DRC/LVS）基本流程。

· 分析能力：理解工艺角（Corner）、蒙特卡洛（Monte Carlo）仿真分析方法，具备基本的器件失配与噪声分析能力。

· 基础电路：熟悉至少以下一类模拟电路模块的基本工作原理——ADC/DAC、Bandgap基准源、LDO、电荷泵（Charge Pump）、Gate Driver、运算放大器等。

3. 项目/科研经历（满足任一即可）

· 有模拟IC相关的课题或项目经历，完成过完整的电路设计-仿真-版图流程。

· 参与过芯片流片（含MPW（多项目晶圆））项目，有实际测试数据分析经验者优先。

· 在“集创赛”、“华为杯”研究生电子设计竞赛等专业竞赛中获得省级以上奖项。

4. 综合素质

· 英语能力：能熟练阅读英文技术文档及学术论文。

· 细致与逻辑：模拟设计对细节要求极高，要求候选人具备严谨的逻辑思维能力和足够的耐心与细致度。

· 学习与沟通：具备良好的团队协作精神和沟通能力，有主动学习新技术、新架构的自驱力。

加分项

· 有高精度SAR ADC/Σ-Δ ADC、低噪声运放等信号链模块设计经验。

· 有LDO、电荷泵、DC-DC、Gate Driver等电源管理模块设计经验。

· 有BCD工艺或先进工艺节点（如28nm/22nm及以下）模拟设计经验。

· 熟悉数字校准/修调（Trimming）技术或低功耗设计技术。

· 博士期间有模拟IC方向高水平论文（ISSCC/VLSI/JSSC/CICC等）发表。

十四、数字后端设计工程师（4）

岗位职责：

00001. 参与大规模SoC顶层设计的布局规划（Floorplan）、分区（Partitioning）及模块互连整合工作；

00002. 协助完成Power/Ground Pad及IO布局方案分析，了解电源网络完整性评估及ESD规范要求；

00003. 参与后端设计环境的脚本（Tcl/Python）开发与自动化流程维护优化；

00004. 协助全芯片时钟树综合（CTS）及时序收敛（Timing Closure）分析与优化；

00005. 参与物理验证（DRC/LVS/Antenna）流程，协助完成问题排查与修复；

00006. 参与功耗与可靠性分析（IR/EM Check），了解压降和电迁移问题的诊断方法；

00007. 学习基于UPF/CPF的低功耗实现方法学（Power Gating、多电压域等）；

00008. 参与Foundry沟通与项目复盘（Post-mortem Review），了解Tape-out全流程。

任职要求：

00001. 微电子、电子工程、集成电路或相关专业，2027届硕士及以上学历毕业生；

00002. 具备数字IC后端或物理设计相关的课程项目、研究课题或实习经历，熟悉芯片设计基本流程；

00003. 了解Synopsys/Cadence后端工具（ICC2/Innovus），具备Tcl或Python脚本编程基础；

00004. 掌握数字电路、半导体物理等基础知识，了解STA静态时序分析基本概念；

00005. 有28nm及以下先进工艺流片/MPW经历者优先；有低功耗设计（UPF/CPF）、3D IC或Chiplet相关课题经验者优先；

00006. 具备良好的英文文献阅读能力、学习能力与团队协作精神。

十五、数字中端设计工程师（2）

岗位职责：

00001. 负责数字芯片RTL到门级网表的综合实现，参与制定综合策略，协助优化时序、面积与功耗目标；

00002. 在导师指导下使用DC/Genus等工具完成逻辑综合、形式验证及SDC约束的初步开发与维护；

00003. 配合前后端团队进行时序问题的分析与定位，参与物理设计阶段的ECO修复工作，了解芯片PPA（性能、功耗、面积）优化流程及Tape-out全流程。

任职资格：

00001. 硕士及以上学历，微电子/电子工程/集成电路等相关专业2027届毕业生；

00002. 熟悉数字IC设计流程，有使用Synopsys/Cadence综合工具（DC/Genus）的课程项目或实习经验，具备Tcl/Perl脚本编写基础；

00003. 掌握STA静态时序分析基本概念，了解低功耗设计方法（如多电压域、时钟门控等）；

00004. 有28nm及以下先进工艺项目经历，或参与过大型SoC/高性能CPU/GPU相关课题研究者优先；

00005. 具备良好的学习能力、沟通能力和团队协作精神，对芯片后端实现技术有强烈兴趣。

十六、AI前沿技术研究员（2）

职责：

前沿技术追踪与趋势研究

前沿算法研究与复现

算法在自研芯片上的适配与优化

要求

硕士及以上学历，博士优先；人工智能、计算机科学、电子信息、数学或相关研究方向

具备独立研究和实验能力，能够快速阅读、理解并复现前沿论文

在顶级会议（NeurIPS、ICML、ICLR、CVPR、ACL等）或期刊上发表过论文者优先

对大模型、多模态、智能体、强化学习等至少一个方向有深入理解

扎实的AI共同开发能力，精通Python，熟悉C/C

一、软件自动化测试工程师（2）

岗位职责：

1. 参与AI加速芯片的软件系统级验证，覆盖从Host到Device的完整数据链路；

2. 基于Linux平台编写验证脚本与测试程序（Python/Shell/C），通过PCIe、USB等通道与芯片进行交互测试；

3. 参与Android端运行场景的模拟验证，完成大模型推理任务的数据发送、执行控制与结果比对；

4. 参与系统级测试环境的搭建与维护，包括驱动、RTOS、固件与运行时的协同验证；

5. 执行功能、性能、稳定性、功耗、压力等多维度系统测试用例；

6. 参与测试问题的定位与闭环，协助驱动、RTOS、Runtime团队进行系统调优；

7. 负责验证文档、测试报告及系统验证策略文档的编写与维护。

任职要求：

1. 硕士及以上学历，计算机科学、电子工程、自动化、通信工程或相关专业，2027届毕业生；

2. 熟悉Linux操作系统基本操作与常用命令，了解Linux系统编程（进程通信、内存映射等）基础知识；

3. 了解PCIe、USB等设备通信基本概念，有用户态驱动交互编程经验（课程项目/实习）者优先；

4. 熟练掌握Python或Shell脚本编程，了解自动化测试框架（如pytest、unittest）者优先；

5. 了解嵌入式系统启动链路（Bootloader/RTOS/Firmware）基本流程；

6. 了解Transformer/LLM基本推理流程，对模型推理验证有基本认知；

7. 具备良好的问题分析能力、文档撰写习惯与跨团队沟通协作能力；

有SoC/NPU/GPU平台Bring-up或系统验证相关项目/实习经验者优先。


二、大模型推理优化工程师（4）

岗位职责：

1. 参与自研 AI 推理芯片软件系统开发，负责推理 Runtime、多芯片多卡协同、模型部署等模块设计与实现；

2. 负责模型执行框架的开发维护，开展内存管理、KVu001eCache 等核心模块的性能优化工作；

3. 参与多芯片通信调度、分布式推理能力的开发、验证，同时负责推理链路稳定性、异常容错、故障注入、可靠性方案设计落地；

4. 完成主流大模型（Llama、Qwen、DeepSeek、MiniCPM 等）在自研芯片上的适配、部署、性能调优，同步定位并解决推理过程中功能异常、稳定性、偶发报错等可靠性问题；

5. 参与面向云端、PC、边缘设备的大模型推理平台建设迭代，搭建推理侧稳定性测试、压测与风险验证体系，持续提升推理服务鲁棒性；

6. 跟踪业界大模型推理、高可用、故障恢复相关技术，输出技术方案与测试规范，推动推理系统性能与可靠性同步提升。

任职要求：

1. 硕士及以上学历，计算机科学、软件工程、电子工程等相关专业，2027 届应届毕业生；

2. 熟练使用 C/C ，熟悉 Linux 开发环境，具备扎实的数据结构、算法基础；

3. 深入理解计算机体系结构、操作系统原理，对 CPU/GPU/NPU 硬件架构有基础认知；

4. 了解 PyTorch 等主流 AI 框架，熟悉 Transformer 架构与大模型完整推理流程；

5. 了解 vLLM、SGLang、TensorRTu001eLLM、CUDA、Triton、TVM、MLIR 任意一项或有相关项目实践优先；

6. 对系统性能优化、系统可靠性、容错、压力测试有浓厚兴趣，愿意攻克单芯片到多卡集群场景下推理性能与稳定性挑战；

7. 具备良好问题排查能力，能够定位复杂系统偶现问题；优秀的学习能力、团队协作能力，可快速上手新技术。

三三、嵌入式固件开发工程师（2）

岗位职责：

1. 负责芯片端RTOS系统及Boot Firmware（上电启动、初始化链路）的设计与开发；

2. 完成内存控制器初始化、外设时钟与电源管理、任务调度及异常处理等基础功能开发；

3. 开发芯片内部IP（如Timer、GPIO、DMA、Watchdog等）的驱动模块；

4. 设计并维护RTOS层的任务管理、中断框架、消息队列及低功耗机制；

5. 参与系统Bring-up与启动链路验证，与上层驱动/Host通信模块进行协作联调。

任职要求：

1. 本科及以上学历，电子工程、计算机科学、自动化或相关专业；

2. 熟悉FreeRTOS内核架构，理解任务调度、内存管理与中断管理机制；

3. 具备Bootloader/Firmware开发经验，熟悉芯片上电启动流程及硬件初始化过程；

4. 熟悉RISC-V或ARM体系架构，具备启动汇编代码阅读与编写能力；

5. 能够独立完成硬件初始化及系统级调试工作，具备较强的问题定位与解决能力；

6. 有AI加速芯片、NPU、DSP等SoC平台开发经验者优先。

四、Android / Linux 驱动工程师（2）

岗位职责：

1. 参与Android/Linux平台下PCIe、USB等高速接口驱动的设计、开发与调试工作；

2. 负责Linux测试驱动的编写与验证，为芯片Bring-up及功能测试提供支撑；

3. 参与驱动在Android平台的HAL/Framework层适配与优化，配合芯片侧与嵌入式团队完成数据链路与控制链路的联调；

4. 负责驱动设计文档、调试记录及测试用例的编写与维护。

任职要求：

1. 硕士及以上学历，计算机科学、电子工程、通信工程或相关专业，2027届毕业生；

2. 熟练掌握C语言编程，具备良好的数据结构与编程功底；

3. 了解Linux内核驱动开发基础知识，熟悉字符设备、内核模块等基本概念，有PCIe/USB框架相关知识者优先；

4. 了解Linux内核调试常用方法（如dmesg、procfs、sysfs等）；

5. 有Android驱动或HAL层开发经历（课程项目/实习/课题研究）者优先；

6. 有SoC、NPU、AI加速卡等设备驱动相关项目经验者优先；

7. 具备良好的学习能力、团队协作精神与文档撰写习惯，能够快速适应工程开发节奏。

五、AI算法开发工程师（4）

岗位职责

1. 参与深度学习算子（如Conv、GEMM、Attention等）在自研NPU上的编译器端设计与优化工作，协助完成算子融合、自动代码生成及性能调优任务。

2. 参与高性能算子库的开发与维护，针对计算密集型算子进行硬件特性适配（如向量化、内存访问优化等），提升算子执行效率。

3. 结合主流AI模型结构（如Transformer、扩散模型等），参与定制化编译优化策略的设计与验证，协助提升端到端推理效率。

4. 参与NPU等硬件平台的算子适配工作，在资深工程师指导下解决指令集适配、内存带宽、并行化等性能瓶颈问题。

5. 与算法团队协同，参与编译器技术在模型部署中的创新应用探索。

任职要求

1. 教育背景

· 专业： 计算机科学、软件工程、电子信息、人工智能、自动化等相关专业，硕士或博士毕业生。

· 核心知识： 扎实掌握编译原理、计算机体系结构、数据结构与算法、线性代数等核心课程知识。

2. 专业技能

· 编程语言： 精通 C/C 编程，熟悉现代C 特性；熟练使用 Python 进行脚本开发与模型部署实验。

· AI编译基础： 了解 TVM、XLA、TensorRT 等至少一种AI编译框架的基本架构与工作流程；理解算子融合、内存布局优化、循环优化等基本编译优化技术。

· 硬件理解： 对CPU/NPU/GPU等处理器基本架构有基本认知，理解SIMD/SIMT、缓存层次（Cache Hierarchy）、内存带宽等对算子性能的影响。

· AI模型基础： 了解主流AI模型（如CNN、Transformer、扩散模型等）的基本计算特性与算子构成，有PyTorch/TensorFlow使用经验者优先。

3. 项目/科研经历（满足任一即可）

· 有AI编译器或算子开发相关课题或项目经历，完成过算子实现、算子调优或编译优化Pass开发等工作。

· 有高性能计算（HPC） 或异构编程（CUDA/OpenCL/OpenMP） 相关项目经验，对循环优化、内存优化、并行化等技术有实践体会。

· 参与过AI模型从训练到推理部署的全流程项目，对模型推理性能优化有一定理解。

· 有开源编译框架（TVM、MLIR、LLVM等） 使用经验或社区贡献经历。

· 有NPU/GPU/DSP等异构计算平台的算子开发或适配经验者优先。

· 有CUDA Kernel开发或Triton语言使用经验者优先。

· 熟悉Transformer类模型结构或有相关图编译/图优化处理经验者优先。

4. 综合素质

· 英语能力： 能熟练阅读英文技术文档及学术论文，能够跟进AI编译/系统领域前沿研究成果。

· 性能思维： 具备良好的性能分析与瓶颈定位能力，对程序优化有浓厚兴趣，有钻研精神。

· 沟通与协作： 具备良好的团队协作和沟通能力，能够与算法、芯片等团队高效协同。

加分项

· 有CUDA Kernel开发或OpenCL异构编程实际经验。

· 了解NPU/DSP等专用加速器架构或RISC-V向量扩展指令集。

· 有TVM/MLIR/LLVM开源社区代码贡献或实际项目优化案例。

· 熟悉TensorRT、OpenVINO、ONNX Runtime等推理后端的使用与优化。

· 有MLSys、PPoPP、ASPLOS等系统/编译器方向顶会论文发表或参与经历。

六、编译器开发工程师（4）

岗位职责

1. 参与编译器核心优化算法的调研、实现与验证，包括但不限于多面体模型（Polyhedral Model）、整数线性规划（ILP）、图论优化算法等在编译优化中的应用。

2. 参与编译器中间表示（IR）优化、指令调度、代码生成等核心模块的开发与调试工作。

3. 参与AI推理/训练模型在自研芯片（NPU/RISC-V）上的编译适配与性能调优，协助提升模型推理效率。

4. 参与性能瓶颈分析与优化，结合硬件特性（如Vector/SIMD扩展）完成编译层加速方案的验证。

5. 协助编译工具链的维护与升级，解决跨平台兼容性问题。

任职要求

1. 教育背景

· 专业： 计算机科学、软件工程、应用数学、电子信息、自动化等相关专业，2027届硕士或博士毕业生。

· 核心知识： 扎实掌握编译原理、计算机体系结构、数据结构与算法、线性代数等核心课程知识。

2. 专业技能

· 编程语言： 精通 C/C 编程，熟悉现代C 特性（C 11/14/17/20）；熟练使用 Python 进行脚本开发与自动化测试。

· 编译基础： 深入理解编译器的基本架构（前端/中端/后端），熟悉至少一种编译器的基本工作流程（LLVM或GCC均可）；理解中间表示（IR）的基本概念与优化思路。

· 算法与数学基础： 具备良好的算法设计能力与数学建模基础；对多面体模型（Polyhedral Model）、整数线性规划（ILP）、图论算法、最小费用流等优化算法有基本了解（有课程或课题实践者优先）。

3. 项目/科研经历（满足任一即可）

· 有编译器/工具链相关课题或项目经历，完成过编译器优化Pass开发、IR优化或代码生成/指令调度等模块开发工作。

· 有AI编译器（如TVM/MLIR） 使用或二次开发经验（如算子自动调优、图优化Pass编写等）。

· 有异构计算/硬件加速相关研究经验，熟悉CUDA/OpenCL或SIMD向量化编程。

· 有开源编译器项目（LLVM、GCC等） 贡献经历或对开源社区有持续关注。

· 使用TVM/MLIR/Triton等开源AI编译器完成过课程设计、科研实验或开源项目开发者优先。

· 熟悉Transformer类模型结构或有相关图编译/图优化处理经验者优先。

4. 综合素质

· 英语能力： 能熟练阅读英文技术文档及学术论文，能够跟进编译器/体系结构领域前沿研究成果。

· 逻辑与自驱： 具备优秀的逻辑分析能力和算法思维，对程序性能优化有浓厚兴趣，具备较强的自驱力和钻研精神。

· 沟通与协作： 具备良好的团队协作和沟通能力，能够与芯片设计、算法等团队高效合作。

加分项

· 熟悉并行计算模型（如OpenMP、MPI）或异构编程模型（CUDA、ROCm、OpenCL）。

· 有RISC-V、ARM、x86等指令集架构的基本了解，或相关汇编级优化经验。

· 熟悉深度学习框架（PyTorch/TensorFlow） 的基本使用与模型部署流程。

· 有高性能计算（HPC） 或数值计算库（如BLAS、cuBLAS） 优化经验。

· 博士期间有编译器/程序优化/体系结构方向高水平论文（CGO、PLDI、ASPLOS、MICRO、ISCA等） 发表。

七、存算一体（CIM）工程师（2）

岗位职责

1. 负责存算一体IP的存储器单元设计工作。

2. 负责存算一体阵列的电路设计工作。

3. 参与存算一体IP的版图工作。

4. 协同数字团队与后端团队，负责存算一体IP的仿真文件、后端文件提供工作。

5. 负责存算一体IP DFT设计工作。

6. 编写设计文档，跟踪技术演进方向。

任职要求

1. 学历要求： 微电子、电子工程、计算机、集成电路等相关专业985博士以上学历；关注在ISSCC，VLSI，JSCC，TCAS-I，SSCL，TVSL等有文章发表的。

2. 技能基础：

· 一定的模拟电路基础，能够使用virtuoso等模拟电路设计EDA软件。

· 一定的数字电路基础，能够使用Verilog硬件描述语言。

· 具备数模混仿基础，能够在virtuoso上搭建数模混仿testbench。

3. 能力要求：

· 具备独立学习能力，能够跟踪并了解先进的存算一体技术。

· 具备AI算法基础知识，了解大模型的基本原理及计算方式。

· 了解AI芯片的基本原理，对前沿AI芯片有一定的认知，清楚AI算法到AI芯片的映射方式。

· 逻辑思维严谨，具备独立完成模块设计的能力。

八、SRAM设计工程师（2）

岗位职责

1. 参与22nm及以下先进工艺节点下SRAM/Register File（寄存器堆） 存储器的电路设计与架构规划，协助完成bit cell（存储单元）、sense amplifier（灵敏放大器）、row/column decoder（行列译码器）等关键模块的电路实现。

2. 参与存储器PPA（性能、功耗、面积） 的优化评估，完成电路仿真验证、版图设计指导及物理验证（DRC/LVS）等基础工作。

3. 配合DFT（可测性设计）团队，参与存储器MBIST（内建自测试） 方案的调试与全芯片集成验证，支持芯片成功流片。

任职要求

1. 教育背景

· 专业： 微电子、集成电路设计、电子科学与技术等相关专业，2027届硕士或博士毕业生。

· 课程基础： 扎实掌握模拟/数字集成电路设计、半导体物理、器件物理等核心课程知识。

2. 专业技能

· 设计能力： 熟悉SRAM基本存储单元（如6T/8T）的工作原理及外围电路（灵敏放大器、译码器、写入驱动等）的基础架构。

· EDA工具： 熟练使用HSPICE、Spectre、Custom Compiler/Composer等电路设计与仿真工具；了解Layout（版图）设计及物理验证（DRC/LVS）流程。

· 工艺认知： 了解FinFET等先进工艺制程的基本特性及常见的工艺物理效应（如LOD、WPE等），有实际流片经验者加分。

3. 项目经历（满足任一即可）

· 科研项目： 有SRAM、DRAM、Flash或其他定制存储器的设计课题经历，完成过完整的电路设计-仿真-版图流程。

· 竞赛经历： 参与过“集成电路创新创业大赛”（如“集创赛”）、“华为杯”研究生电子设计竞赛等，并获得省级以上奖项。

· 流片经历： 参与过芯片设计全流程（从设计到流片测试），有实际测试数据分析经验者优先。

4. 综合素质

· 英语能力： 能熟练阅读英文技术文档及学术论文。

· 逻辑与沟通： 具备较强的逻辑分析能力，有良好的团队协作精神和沟通能力，具备主动学习的自驱力。

加分项

· 有低功耗设计技术（如电源门控、电压域划分）相关研究经验。

· 熟悉存储器可靠性评估（如老化效应（NBTI）、软错误（Soft Error）、读写辅助技术等）。

· 有大型SoC（系统级芯片）存储器集成或Memory Compiler（存储器编译器） 使用/设计经验。

· 博士期间有高水平论文（ISSCC/VLSI/JSSC等） 发表。

九、AI芯片架构工程师（2）

岗位职责

1. 参与AI推理芯片的系统级架构方案制定，协助完成软硬件划分、规格定义及数据流分析。

2. 参与AI计算核（NPU Core）的微架构设计，协助完成张量/向量计算单元的方案验证与优化。

3. 参与片上网络（NoC）拓扑选型、路由器设计及总线架构（AMBA）方案制定。

4. 参与多级存储层次架构（片上SRAM/片外HBM）的方案设计与缓存管理优化。

5. 参与多Die互连（Chiplet）架构方案讨论与先进封装技术评估。

6. 参与性能模拟器与功耗评估模型开发，协助完成设计空间探索（DSE）与瓶颈分析。

7. 撰写架构设计文档，跟踪前沿技术，参与跨团队协作。

任职要求

1. 教育背景

· 微电子、集成电路、计算机体系结构等相关专业，博士毕业生。

· 扎实掌握计算机体系结构、数字集成电路设计、数据结构与算法等核心课程知识。

2. 专业技能

· 精通C/C ，熟练使用Python；熟练掌握Verilog/SystemVerilog，具备RTL编码能力。

· 深入理解处理器基本架构（流水线、存储层次等）；了解AMBA总线协议或NoC基本概念。

3. 项目/科研经历（满足任一即可）

· 有AI加速器/NPU/GPU/DSP相关架构设计或微架构设计课题经历。

· 有高性能/异构计算相关研究经验，或芯片设计全流程（架构到流片）参与经验。

· 有体系结构模拟器（gem5/SystemC）开发或定制经验。

· 对Transformer类模型推理计算特征有深入分析经验。

4. 综合素质

· 能熟练阅读英文技术文档与学术论文。

· 具备系统级抽象思维、逻辑分析能力及良好的跨团队沟通协作能力。

加分项

· 有体系结构/AI芯片方向顶会论文（ISCA/HPCA/MICRO/ASPLOS/ISSCC/VLSI等）发表。

· 深入理解大模型推理加速技术（算子融合、稀疏化、低精度量化、KV Cache优化等）。

· 熟悉PyTorch/TensorFlow底层逻辑，或了解TVM/MLIR/XLA等AI编译框架。

· 了解先进制程（5nm/3nm/2nm）物理实现约束，或有开源芯片项目贡献经历。

十、SOC设计工程师（6）

岗位职责

1. 参与SoC芯片顶层架构方案讨论与子系统划分，协助完成模块级RTL编码、基础仿真验证及综合（Synthesis）流程的相关工作。 

2. 协助总线互联（如AMBA）、时钟复位方案（Clock/Reset）、低功耗设计等关键模块的方案实现与文档撰写。 

3. 配合验证团队完成子系统级/系统级验证与调试工作，协助进行FPGA原型验证。 

4. 参与芯片流片（Tape-out） 流程及后续回片测试、问题定位等工作，在资深工程师指导下完成基础debug任务。 

任职要求

1. 教育背景 

· 专业： 微电子、集成电路设计、电子科学与技术、计算机体系结构等相关专业，2027届硕士或博士毕业生。 

· 核心知识： 扎实掌握数字集成电路设计、计算机体系结构、信号与系统等核心课程知识。 

2. 专业技能 

· RTL设计能力： 熟练使用Verilog/SystemVerilog进行模块级设计与仿真，有独立的IP或模块开发经历。 

· EDA工具： 熟悉VCS、Verdi、Design Compiler、SpyGlass等常用设计/验证/代码检查工具的基本使用流程。 

· 总线与架构： 理解AMBA AXI/AHB/APB等片上总线协议的基本原理及互联结构，了解SoC基本组成（CPU/GPU/DSP、存储子系统、外设接口等）。 

3. 项目/科研经历（满足任一即可） 

· 有SoC芯片设计或子模块设计相关课题经历，完成过从RTL设计到综合/仿真的全流程。 

· 参与过多时钟域/跨时钟域（CDC）设计或低功耗设计（Clock Gating、Power Gating） 相关课题研究。 

· 有FPGA原型验证或芯片流片经历（含MPW（多项目晶圆）流片）者优先。 

· 熟悉或了解SystemVerilog Assertion（SVA） 或UVM验证方法学者加分（体现对验证环节的理解，便于协同）。 

4. 综合素质 

· 英语能力： 能熟练阅读英文技术文档及芯片设计领域学术论文/手册。 

· 系统思维与沟通： 具备SoC全局视角与系统级思维，有良好的跨模块沟通能力和团队协作精神，具备独立解决模块级技术问题的基础能力。 

加分项

· 有先进工艺节点（如12nm/7nm/5nm） 设计经验或相关课题研究。 

· 熟悉低功耗设计方法学（CPF/UPF） 及功耗估算/分析流程。 

· 有高性能计算、AI加速器或多媒体处理SoC设计背景。 

· 博士期间有SoC/体系结构方向高水平论文（ISSCC/VLSI/JSSC等） 发表。 

十一、NPU设计工程师（2）

岗位职责

1. 参与NPU（神经网络处理器）微架构方案讨论与制定，协助将算法规格书转换为硬件实现方案，编写模块级设计文档。 

2. 负责MAC（乘加运算阵列）、计算数据流控制等核心算力单元的RTL编码与基础验证，协助完成关键路径时序收敛。 

3. 参与片上存储（SRAM/Buffer）与DMA（直接内存访问）数据流方案的设计与优化，协助数据复用策略的实现与功耗评估。 

4. 配合验证工程师完成模块级/子系统级验证，配合后端工程师完成物理实现，按要求执行Lint/CDC（跨时钟域）检查，确保设计质量。 

任职要求

1. 教育背景 

· 专业： 微电子、集成电路设计、计算机科学与技术、电子工程等相关专业，2027届硕士或博士毕业生。 

· 核心知识： 扎实掌握数字集成电路设计、计算机体系结构、数字信号处理等核心课程知识。 

2. 专业技能 

· RTL设计能力： 熟练掌握Verilog/SystemVerilog硬件描述语言，有独立的模块级RTL编码和仿真验证经验。 

· 总线与架构： 熟悉AMBA AXI/AHB等片上总线协议；理解CPU/GPU/DSP等处理器基本架构，了解SIMD（单指令多数据流）、脉动阵列等加速器常用架构。 

· 算法建模： 熟练使用Python进行算法/数据结构建模与验证，有C 经验者加分。 

3. 项目/科研经历（满足任一即可） 

· 有AI加速器/NPU/GPU/DSP相关设计课题经历，完成过从算法到RTL的硬件实现流程（如卷积/矩阵乘的硬件加速设计）。 

· 有高性能计算、并行计算架构相关研究经验，熟悉数据流优化、访存带宽优化等基本策略。 

· 参与过芯片设计全流程项目（从架构到流片），有实际流片经历者优先。 

· 有FPGA原型验证或Emulation（硬件仿真加速） 使用经验。 

4. 综合素质 

· 英语能力： 能熟练阅读英文技术文档及AI/体系结构领域学术论文。 

· 逻辑与学习： 逻辑思维严谨，对AI芯片前沿技术有浓厚兴趣，具备快速学习新架构和新工具的能力，有良好的团队协作精神。 

加分项

· 有AI/ML（机器学习）框架（如TensorFlow/PyTorch） 使用经验，了解算子映射到硬件的基本原理。

· 有先进工艺节点（如12nm/7nm/5nm） 下的低功耗设计技术（如Clock Gating、Power Gating、DVFS（动态电压频率调整））研究经验。
博士期间有AI芯片/体系结构方向高水平论文（ISCA/HPCA/MICRO/ISSCC等） 发表。

· 熟练使用Tcl/Python编写设计流程自动化脚本。 

十二、DRAM接口设计工程师（2）

岗位职责

1. 参与DRAM接口数字前端设计与实现，协助完成RTL编码、功能验证及综合优化；或参与接口相关模拟电路模块设计，协助完成原理图设计、仿真验证与版图规划指导。

2. 参与DDR/LPDDR等协议分析、时序优化及低功耗方案设计（数字方向）；或参与PLL/DLL、均衡电路（CTLE/DFE）等关键模拟IP的设计与性能评估（模拟方向）。

3. 参与信号完整性（SI）或电源完整性（PI）的协同仿真分析，理解三维集成环境下高速信号链路的关键挑战。

4. 协同验证与测试团队，参与系统级仿真、回片测试及量产问题定位与性能优化。

5. 撰写设计文档，跟踪存储接口领域前沿技术。

任职要求

1. 教育背景

· 微电子、集成电路设计、电子工程等相关专业，2027届硕士或博士毕业生。

· 扎实掌握数字集成电路设计或模拟集成电路设计、半导体器件物理等核心课程知识。

2. 专业技能

· 电路设计基础： 具备扎实的电路设计基础，理解芯片设计全流程基本概念。

· 编程/设计工具（满足其一）：数字方向基础： 熟练使用Verilog/SystemVerilog，熟悉VCS/Design Compiler/SpyGlass等EDA工具，理解时序分析与低功耗设计基本方法。模拟方向基础： 熟练使用Cadence Virtuoso、Spectre/HSPICE等电路设计与仿真工具，了解版图设计及物理验证（DRC/LVS）基本流程。

· 接口协议基础： 了解DDR/LPDDR/GDDR等高速接口协议或JEDEC标准基本概念者优先。

3. 项目/科研经历（满足任一即可）

· 有DRAM接口、SerDes、高速并行接口或相关存储控制器设计课题经历。

· 有PLL/DLL、CTLE/DFE均衡电路、高速驱动器/接收器等模拟IP设计课题经历。

· 参与过信号完整性（SI）或电源完整性（PI）分析相关课题或项目。

· 参与过芯片设计全流程项目（从设计到流片），有实际流片经验者优先。

4. 综合素质

· 能熟练阅读英文技术文档与协议规范。

· 具备良好的逻辑分析与问题排查能力，对信号完整性、时序收敛等高速接口核心问题有钻研兴趣。

· 具备良好的团队协作精神和跨部门沟通协调能力。

加分项

· 熟悉JEDEC DDR协议（DDR4/DDR5/LPDDR5）或DFI接口协议。

· 了解三维集成技术（TSV、微凸块）基本概念及对电路设计的影响。

· 数字方向：熟悉SystemVerilog断言（SVA）或UVM验证方法学；有低功耗设计（CPF/UPF）经验。

· 模拟方向：熟悉电磁仿真工具或SystemVue等系统级仿真工具；有先进工艺节点（如12nm/7nm）下模拟设计经验。

十三、模拟IC设计工程师（3）

岗位职责

1. 参与模拟IP的架构方案讨论与电路实现，协助完成从晶体管级设计到仿真验证的全流程工作。

2. 在资深工程师指导下，完成模块级电路仿真（前仿/后仿）、版图设计指导与物理验证，参与性能指标（精度/功耗/噪声/转换效率/驱动能力等）的评估与优化。

3. 参与芯片测试方案制定、实验室调试与问题定位，支持产品量产相关基础工作。

4. 撰写模块级设计文档，跟踪行业前沿技术动态。

任职要求

1. 教育背景

· 专业：微电子、集成电路设计、电子科学与技术等相关专业，2027届硕士或博士毕业生。

· 核心知识：扎实掌握模拟集成电路设计、半导体器件物理、信号与系统等核心课程知识，对半导体工艺制程有基本认知。

2. 专业技能

· 设计工具：熟练使用Cadence Virtuoso（含Schematic/Layout）、HSPICE/Spectre等电路设计与仿真工具；了解版图设计及物理验证（DRC/LVS）基本流程。

· 分析能力：理解工艺角（Corner）、蒙特卡洛（Monte Carlo）仿真分析方法，具备基本的器件失配与噪声分析能力。

· 基础电路：熟悉至少以下一类模拟电路模块的基本工作原理——ADC/DAC、Bandgap基准源、LDO、电荷泵（Charge Pump）、Gate Driver、运算放大器等。

3. 项目/科研经历（满足任一即可）

· 有模拟IC相关的课题或项目经历，完成过完整的电路设计-仿真-版图流程。

· 参与过芯片流片（含MPW（多项目晶圆））项目，有实际测试数据分析经验者优先。

· 在“集创赛”、“华为杯”研究生电子设计竞赛等专业竞赛中获得省级以上奖项。

4. 综合素质

· 英语能力：能熟练阅读英文技术文档及学术论文。

· 细致与逻辑：模拟设计对细节要求极高，要求候选人具备严谨的逻辑思维能力和足够的耐心与细致度。

· 学习与沟通：具备良好的团队协作精神和沟通能力，有主动学习新技术、新架构的自驱力。

加分项

· 有高精度SAR ADC/Σ-Δ ADC、低噪声运放等信号链模块设计经验。

· 有LDO、电荷泵、DC-DC、Gate Driver等电源管理模块设计经验。

· 有BCD工艺或先进工艺节点（如28nm/22nm及以下）模拟设计经验。

· 熟悉数字校准/修调（Trimming）技术或低功耗设计技术。

· 博士期间有模拟IC方向高水平论文（ISSCC/VLSI/JSSC/CICC等）发表。

十四、数字后端设计工程师（4）

岗位职责：

1. 参与大规模SoC顶层设计的布局规划（Floorplan）、分区（Partitioning）及模块互连整合工作；

2. 协助完成Power/Ground Pad及IO布局方案分析，了解电源网络完整性评估及ESD规范要求；

3. 参与后端设计环境的脚本（Tcl/Python）开发与自动化流程维护优化；

4. 协助全芯片时钟树综合（CTS）及时序收敛（Timing Closure）分析与优化；

5. 参与物理验证（DRC/LVS/Antenna）流程，协助完成问题排查与修复；

6. 参与功耗与可靠性分析（IR/EM Check），了解压降和电迁移问题的诊断方法；

7. 学习基于UPF/CPF的低功耗实现方法学（Power Gating、多电压域等）；

8. 参与Foundry沟通与项目复盘（Post-mortem Review），了解Tape-out全流程。

任职要求：

1. 微电子、电子工程、集成电路或相关专业，2027届硕士及以上学历毕业生；

2. 具备数字IC后端或物理设计相关的课程项目、研究课题或实习经历，熟悉芯片设计基本流程；

3. 了解Synopsys/Cadence后端工具（ICC2/Innovus），具备Tcl或Python脚本编程基础；

4. 掌握数字电路、半导体物理等基础知识，了解STA静态时序分析基本概念；

5. 有28nm及以下先进工艺流片/MPW经历者优先；有低功耗设计（UPF/CPF）、3D IC或Chiplet相关课题经验者优先；

6. 具备良好的英文文献阅读能力、学习能力与团队协作精神。

十五、数字中端设计工程师（2）

岗位职责：

1. 负责数字芯片RTL到门级网表的综合实现，参与制定综合策略，协助优化时序、面积与功耗目标；

2. 在导师指导下使用DC/Genus等工具完成逻辑综合、形式验证及SDC约束的初步开发与维护；

3. 配合前后端团队进行时序问题的分析与定位，参与物理设计阶段的ECO修复工作，了解芯片PPA（性能、功耗、面积）优化流程及Tape-out全流程。

任职资格：

1. 硕士及以上学历，微电子/电子工程/集成电路等相关专业2027届毕业生；

2. 熟悉数字IC设计流程，有使用Synopsys/Cadence综合工具（DC/Genus）的课程项目或实习经验，具备Tcl/Perl脚本编写基础；

3. 掌握STA静态时序分析基本概念，了解低功耗设计方法（如多电压域、时钟门控等）；

4. 有28nm及以下先进工艺项目经历，或参与过大型SoC/高性能CPU/GPU相关课题研究者优先；

5. 具备良好的学习能力、沟通能力和团队协作精神，对芯片后端实现技术有强烈兴趣。

十六、AI前沿技术研究员（2）

岗位职责：

前沿技术追踪与趋势研究

前沿算法研究与复现

算法在自研芯片上的适配与优化

任职要求：

硕士及以上学历，博士优先；人工智能、计算机科学、电子信息、数学或相关研究方向

具备独立研究和实验能力，能够快速阅读、理解并复现前沿论文

在顶级会议（NeurIPS、ICML、ICLR、CVPR、ACL等）或期刊上发表过论文者优先

对大模型、多模态、智能体、强化学习等至少一个方向有深入理解

扎实的AI共同开发能力，精通Python，熟悉C/C